

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

UTILITY PATENT APPLICATION TRANSMITTAL LETTER

Box PATENT APPLICATION

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Enclosed for filing is the utility patent application of <u>Lars BOHLIN</u> for <u>METHOD FÖR</u> ÖVERVAKNING AV PARALLELLA PROCESSER TEKNISKT OMRÅDE.

Aisc	denciosed are:
[X]	_4 sheet(s) of [X] formal [] informal drawing(s);
[X]	a claim for foreign priority under 35 U.S.C. §§ 119 and/or 365 is [] hereby made to filed in $_$ on $_$; [X] in the declaration;
[]	a certified copy of the priority document;
[]	a General Authorization for Petitions for Extensions of Time and Payment of Fees;
[]	statement(s) claiming small entity status;
[]	an Assignment document;
[]	an Information Disclosure Statement; and
[X]	Other: Preliminary Amendment
[X]	An [] executed [X] unexecuted declaration of the inventor(s) [X] also is enclosed [] will follow.
[X]	Please amend the specification by inserting before the first line the sentenceThis application claims priority under 35 U.S.C. §§119 and/or 365 to <u>9902530-6</u> filed in <u>Sweden</u> on <u>July 1, 1999</u> ; the entire content of which is hereby incorporated by reference
[]	A bibliographic data entry sheet is enclosed.



[X] The filing fee has been calculated as follows [X] and in accordance with the enclosed preliminary amendment:

	NO. OF CLAIMS		EXTRA CLAIMS	RATE	FEE	
Basic Application Fee						
Total Claims	11	MINUS 20 =	-0-	x \$18.00 (103)	-0-	
Independent Claims	2	MINUS 3 =	-0-	x \$78.00 (102)	-0-	
If multiple depe	endent claims	are presented, add	\$260.00 (104)			
Total Application		690.00				
If verified State Total Application	tract 50% of					
Add Assignmen	osed	-0-				

- [] This application is being filed without a filing fee. Issuance of a Notice to File Missing Parts of Application is respectfully requested.
- [X] A check in the amount of \$ 690.00 is enclosed for the fee due.
- [] Charge \$ _____ to Deposit Account No. 02-4800 for the fee due.
- [X] The Commissioner is hereby authorized to charge any appropriate fees under 37 C.F.R. §§ 1.16, 1.17 and 1.21 that may be required by this paper, and to credit any overpayment, to Deposit Account No. 02-4800. This paper is submitted in duplicate.

Please address all correspondence concerning the present application to:

Ronald L.Grudziecki Burns, Doane, Swecker & Mathis, L.L.P. P.O. Box 1404 Alexandria, Virginia 22313-1404.

Respectfully submitted,

BURNS, DOANE, SWECKER & MATHIS, L.L.P.

Date: June 9, 2000

Steven M. du Bois Registration No. 35,023

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of)
Lars BOHLIN	Group Art Unit: Unassigned
Application No.: Unassigned	Examiner: Unassigned
Filed: June 9, 2000))
For: METHOD FÖR ÖVERVAKNING AV PARALLELLA PROCESSER TEKNISKT OMRÅDE)))

PRELIMINARY AMENDMENT

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Prior to examination, please amend the above-identified application as follows:

IN THE CLAIMS

Please amend claim 6 as follows:

Claim 6, line 1, delete "patentkraven 2-5" and insert therefor --patentkraven 2--.

REMARKS

The above amendment to claim 6 has been made in order to eliminate a multiple dependency. Favorable action on the merits of the application is respectfully requested.

Respectfully submitted,

BURNS, DOANE, SWECKER & MATHIS, L.L.P.

Steven M. du

Registration No. 35,023

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620

Date: June 9, 2000

METHOD FÖR ÖVERVAKNING AV PARALLELLA PROCESSER TEKNISKT OMRÅDE

Föreliggande uppfinning hänför sig till ett förfarande och en anordning för att övervaka parallell exekvering i ett datasystem.

TEKNIKENS STÅNDPUNKT

5

10

15

25

30

För att uppnå högre tillförlitlighet i ett synkront datasystem används parallella processorer. I exempelvis ett telekommunikationssystem arbetar två centralprocessorer för att parallellt uppnå redundans. centralprocessorerna har kontrollen gentemot omgivningen medan den andra centralprocessorn är overksam och bara beredd att ta över kontrollen ifall den första processorn skulle uppvisa fel. Bägge processorena arbetar synkront. Under exekveringen är de två processorernas status hela tiden identisk, dvs under förutsättning att inget fel föreligger. För att upptäcka ett eventuellt fel genererar varje processor, efter varje instruktionscykel, ett dataord som visar processorns inre status. Statusorden omfattar bitar som representerar olika enheter inom respektive processor. En huvudminnesenhet kan exempelvis representerad av en eller flera av bitarna i statusordet. För att upptäcka ett fel i en av processorerna, jämförs processorernas statusord efter varje klockcykel. Statusordet som generatas av den första centralprocessorn översändes därmed till den andra centralprocessorn för jämförelse. I andra centralprocessorn jämförs det översända statusordet med ett motsvarande statusord som genererats vid motsvarande klockcykel i den andra centralprocessorn. Om ingen av processorerna omfattas av någon felaktig enhet är de två statusorden identiska. I händelse av ett fel i någon enhet i processorerna skiljer sig statusorden åt och en fortsatt analys vidtager för att se vilken av processorerna som omfattas av felet.

Den Europeiska patentansökan EP 00752656 A visar ett feltolerant system som inkluderar två centrala processorer som parallellt exekverar instruktioner och alltså utför samma operationer vid samma tidpunkt. En kopia av varje instruktion från varje processor mottages av ett kontrollelement och jämförs kontinuerligt.

Ett problem uppkommer vid utökad processorkomplexitet. Ökad processorkomplexitet innebär att fler enheter i en processor måste övervakas vilket innebär att statusorden som överföres måste omfatta fler bitar. Dessutom genereras statusord i allt högre takt allteftersom processorer medger högre exekveringshastighet. Tillsammans innebär den ökade komplexiteten och den högre exekveringshastigheten att systemet kräver högre bandbredd vid överföringen av statusord mellan två parallella processorer.

REDOGÖRELSE FÖR UPPFINNINGEN

20 Utökad processorkomplexitet medför högre krav på felövervakning. Vid felövervakning jämförs status i två parallella processer. Föreliggande uppfinning angriper problemet att allt fler bitar i ett statusord måste överföras mellan de två parallella processerna för att upprätthålla nuvarande kvalité vid övervakningen.

Detta problem löses av uppfinningen genom att i stället för att överföra ett helt statusord från ett första till ett andra system, överförs endast en checkkod som alstrats ur det första statusordet. Med hjälp av checkkoden och 30 motsvarande parallella statusord i det andra systemet kan det första statusordet återskapas i det andra systemet.

15

Ett ändamål med föreliggande uppfinning är således att bibehålla nuvarande standard vid övervakning av parallella system, utan att utöka bandbredden vid överföringen mellan systemen.

- 5 Mer i detalj löses problemet genom att:
 - En checkkod genereras som representerar ett första dataord från det första systemet. Checkkoden utgörs av en delmängd av det antal bitar som det första dataordet omfattar.
 - Checkkoden överförs från det första systemet till det andra systemet.
 - Det första dataordet från det första systemet återskapas genom att checkkoden och det första statusordets motsvarande parallella statusord från det andra systemet utvärderas. Genom att jämföra det första statusordets checkord med det andra statusordets checkord, kan bitar som skiljer sig åt i statusorden, pekas ut.

En fördel med uppfinningen är att endast ett fåtal bitar behöver överföras mellan två parallella system för att återskapa ett dataord som omfattar betydligt fler bitar.

20 En annan fördel med uppfinningen är att bandbredden vid överföringen mellan de två parallella systemen kan hållas låg utan att ge avkall på kvalitén vid övervakningen.

En annan fördel med uppfinningen är nuvarande standard vid övervakning av de parallella systemen kan upprätthållas trots en större mängd övervakningsobjekt.

En annan fördel med uppfinningen är nuvarande standard vid övervakning av de parallella systemen kan upprätthällas trots högre krav på exekveringstid.

Uppfinningen kommer nu att beskrivas närmare med hjälp av 30 föredragna utföringsformer och med hänvisning till bifogade ritning.

FIGURBESKRIVNING

Figur 1 visar en telefonväxel som sammankopplar teleenheter med hjälp av en centralprocessorenhet och regionalprocessorer.

- 5 Figur 2 visar med hjälp av ett blockschema parallella processorer i centralprocessorenheten från figur 1.
 - Figur 3 visar med ett mer detaljerat blockschema enheter som är av betydelse för uppfinningen i de två parallella processorerna från figur 2.
- 10 Figur 4 visar ett flödesschema över ett förfarande enligt uppfinningen.

FÖREDRAGNA UTFÖRINGSFORMER

- ett schematiskt visas figur 1 telekommunikationssystem. Via en omkopplarenhet SE kan en 15 förbindelse upprättas mellan två terminaler T1, T2. En centralprocessorenhet CPU och olika regionalprocessorer RP kontrollerar omkopplarenheten SE. Centralprocessorenheten omfattar parallella centralprocessorer. centralprocessorerna har det övergripande ansvaret för 20 kontrollen av telekommunikationssystemet medan den andra processorn antar en passiv roll. Regionalprocessorerna RP avlastar den aktiva centralprocessorn genom att utföra rutinuppgifter samt rapportera händelser som inträffar i 25 systemet.
- I figur 2 visas en anordning enligt uppfinningen. I figuren visas den i figur 1 nämnda centralprocessorenheten CPU.

 Processorenheten omfattar två parallella synkrona centralprocessorer CP-A och CP-B. De två processorerna kallas i fortsättningen för en första processor CP-A och en andra processor CP-B. I detta utföringsexempel har den

första processorn CP-A det övergripande ansvaret medan den andra processorn CP-B har den mer passiva rollen. Vid varje i đe händelser klockcykel inträffar centralprocessorerna, händelser som i varje processor representeras med ett statusord. Statusorden återspeglar den status som olika enheter inom respektive processor har efter varje klockcykel. I den första processorn CP-A genereras efter varje klockcykel ett nytt s.k. första statusord STWA och i den andra processorn genereras ett nytt s.k. andra statusord STWB. Instruktionshämtare och adressberäknare är 10 exempel på enheter inom processorerna som signalerar sin status med hjälp av bitar till de två statusorden STW1 och För att kunna arbeta parallellt måste bägge processorena vara identiska och samtidigt som statusordet STWA genererats i den första processorn CP-A genereras med 1.5 samma klockcykel ett motsvarande statusord STWB i den andra processorn CP-B. Om samtliga enheter i de två processorerna är utan fel är de två statusorden identiska. De två processorerna arbetar alltså parallellt, det vill säga utför samma arbete, samtidigt. I figur 2 visas de enheter i de 20 bägge processorerna som är av betydelse för att förstå idén bakom uppfinningen. I detta utföringsexempel är den första processorm CP-A den processor som har det övergripande ansvaret i systemet. De enheter i de bägge processorerna som används i uppfinningen när CP-A är aktiv har i figur 2 25 markerats med kraftigt markerade linjer. Varje processor inhämtar statusbitar från olika enheter och dessa bitar bildar i CP-A ett statusord i en statusbuss STBA och i CP-B ett statusord i en statusbuss STBB. Varje processor omfattar en checkbitsgeneratorer, en s.k. första checkbitsgenerator 30 CBGA och en andra checkbitsgenerator CBGB. Varje processor CP-A och CP-B omfattar även en korrigeringsmodul, en första korrigeringsmodul KMA och en andra korrigeringsmodul KMB. Dessutom omfattar varje processor en komparator, en första KΑ agh en andra komparator 35 komparator Centralprocessorenheten CPU omfattar förutom de bägge processorerna CP-A och CP-B även en beslutsenhet DU. Närmast kommer uppfinningen att förklaras övergripande i samband med figur 2. Därefter kommer de enheter som har central betydelse för uppfinningen att förklaras mer i detalj i samband med figur 3. I figur 4 visas därefter ett flödesschema över ett förfarande enligt uppfinningen.

I figur 2 visas ett första statusord STWA genererat i CP-A och ett andra statusord STWB genererat i CP-B. I figur 2 visas de enheter som är nödvändiga för att sammanföra det första statusordet STWA i den första processorn CP-A med det andra statusordet STWB i den andra processorn CP-B, utan att behöva förflytta det första statusordet STWA till den andra processorn. Detta löses av uppfinningen genom att i stället för att överföra det första statusordet STWA från 15 den första till den andra processorn, överförs endast en checkkod CCA som genererats ur det första statusordet. Det första statusordet STWA återskapas därefter i den andra processorn CP-B. Detta kommer att förklaras närmare i samband med figur 3. I checkbitsgeneratorn CBGA genereras den första checkkoden CCA ur det första statusordet STWA. Den första checkkoden CCA översändes till den andra processorn, CP-B. I den andra processorn korrigeringsmodulen KMB, sammanförs den första checkkoden CCA med den andra checkkoden CCB. Den andra checkkoden CCB har genererats ur det parallella statusordet STWB på Bsidan. Med hjälp av de två checkkoderna CCA och CCB kan de bitar som eventuellt skiljer de två statusorden åt, pekas ut. Denna process kommer att förklaras utförligt i samband med figur 3. Med hjälp av de bitar pekats ut och som skiljer de två statusorden STWA och STWB åt kan det första statusordet återskapas i den andra processorn. Detta sker genom att de utpekade bitarna inverteras i det andra statusordet STWB som därmed utgör statusordet STWA. Det första statusordet STWA har därmed återskapats i den andra processorn CP-B utan att det första statusordet STWA i sin helhet har överförts från den första processorn CP-A till den andra processorn CP-B. Hur detta går till i detalj kommer nu att förklaras med hjälp av figur 3.

Närmast visas i figur 3 ett enkelt exempel för att visa hur checkkoderna CCA och CCB genereras och används för att peka ut ett bitfel. Istället för att använda ett större dataord (exempelvis 128 bitar) används ett mindre dataord för att underlätta förståelsen. Principen är densamma oavsett dataordets längd. Antag att dataordet omfattar totalt 8 bitar. För att detektera ett en-bitsfel i dessa åtta bitar krävs fyra checkbitar. I figur 3 visas de två processorer som nämndes i samband med figur 2. De två processorerna CP-A och CP-B har i figuren skilts åt med en bred streckad linje L. Det första statusordet STWA i den första processorn CP-A 15 representeras av åtta bitar AD7-AD0 och det andra statusordet STWB i den andra processorn CP-B representeras med bitarna BD7-BD0. Den första checkbitsgeneratorn CBGA som visades i figur 2, återfinns i figur 3. Checkbitsgeneratorn genererar fyra checkbitar .C3-C0. checkbitsgeneratorn CBG8 genererar på samma sätt fyra 20 checkbitar ur de åtta bitarna BD7-BD0 i det andra STWB på B-sidan. Korrigeringsmodulen omfattar fyra exorgrindar i vilka checkbitar från de två processorsidorna sammanförs. Dessutom 25 korrigeringsmodulen KMB en kodtabell CT som används för att peka ut en bitposition som skiljer sig i de två orden STWA och STWB. För att förstå hur en felaktig bitposition väljes ut måste man förstå hur checkbitarna C3-C0 skapas. Eftersom även checkbitarna kan ha förändrat sig från en tidpunkt till 30 en annan är det totalt tolv bitar AD7-AD0 och C3-C0 som kan ha förändrat sig. För att kunna peka ut en "felaktig" bit av dessa tolv bitar måste bitarna delas in i grupper som delvis överlappar varandra. Denna gruppering är sedan tidigare väl känd och finns att läsa om i exempelvis "W.W Peterson and

1.5

20

E.J Weldon, Jr, Error correcting codes, MIT Press, Cambridge, 1972".

	AD7	AD6	AD5	AD4	C3	AD3	AD2	AD1	C2	AD0	C1	CO
	BD7	BD6	BD5	BD4		BD3	BD2	BD1		BD0		
Bl		х		x		х		x		x		х
В2		x	х			х	х			х	x	
B4	x			-		х	x	х	x			
B8	x	x	х	х	x							

De totalt 12 bitarna AD7-AD0, C3-C0 på A-sidan delas in i 5 fyra grupper så som visas i tabellen ovan. De tolv bitarna representeras binart av fyra representationsbitar B1, B2, B4 och B8 med olika signifikans. I tabellen visas hur de 12 bitarna har delats in i fyra grupper, där varje grupp motsvarar en rad i tabellen. Markeringen "X" i tabellen visar att representationsbitarna har värdet "1". Saknas "X" i en ruta har representationsbitarna värdet "0". I den första gruppen, i den första raden, finns bitar som när de representeras binart av representationsbitarna B1, B2, B4 och B8, alla omfattar den minst signifikanta biten B1="1". I tabellen kan man se att C0=0001, D0=0011, D1=0101, D3=0111, D4=1001, D6=1011. De fem bitarna CO, ADO, AD1, AD3, AD4 och AD6 har alltså alla det gemensamt att de representeras med den minst signifikanta biten B1="1". I den andra gruppen, andra raden, finns data och checkbitar C1, ADO, AD2, AD3, AD5 och AD6 som alla representeras av B2="1". I den tredje gruppen finns bitar C2, AD1, AD2, AD3 och AD7 som representeras av B4="1" och i den fjärde gruppen finns bitar C3, AD4, AD5, AD6 och AD7 som representeras av B8="1". När gruppindelningen är bestämd genereras bitarna. Databitarna (statusordet) genereras av processorn vid varje klockcykel

medan checkbitarna C3-C0 skapas som paritetsbitar ur databitarna AD7-AD0. Den första checkbiten C0 bildas som en paritetsbit ur de databitar som har det gemensamt att de att tillhör den första gruppen, dvs gruppen där Bl=1. Detta framgår av figur 3. Databitarna i den första gruppen är följande: ADO, AD1, AD3, AD4 och AD6. Den första checkbiten CO bildar jämn paritet med databitarna ADO, AD1, AD3, AD4 och AD6, dvs om antalet binära ettor i data bitarna är jämt får checkbiten CO värdet "O". Om däremot antalet är udda får checkbiten värdet "1". På samma sätt bildas checkbiten Cl ur 10 bitarna ADO, AD2, AD3, AD5 och AD6. Checkbiten C2 bildas med hjälp av databitarna AD1, AD2, AD3 och AD7 medan checkbiten C3 bildas med hjälp av databitarna AD4, AD5, AD6 och AD7. Detta sätt att gruppera och generera bitar är väl känt och är en vanlig metod för att ta reda på om en bit i ett 15 dataord förändrat sig från en första tidpunkt då ett första checkord genererades till en andra tidpunkt då ett andra checkord genererades.

Samtidigt (vid samma klockcykel) som checkbitarna genereras ur det första dataordet STWA, genereras checkbitar ur det 20 andra dataordet STWB. I figur 3 visas hur checkbitarna dataordet på genereras 11.7 Paritetsbitarna/Checkbitarna bildas ur samma databitar som användes på A-sidan. Enligt uppfinningen förflyttas därefter checkbitarna C3-C0 som genererats ur det första dataordet 25 STWA i processorn CP-A på A-sidan, till den andra processorn CP-B, på B-sidan. Istället för att förflytta hela statusordet STWA som omfattar åtta bitar, förflyttas nu alltså endast de fyra checkbitarna C3-C0 från A-sidan till 30 B-sidan.

A-sidans checkbitar jämförs med B-sidans checkbitar med hjälp av fyra exorgrindar på B-sidan. Om samtliga checkbitar från de bägge sidorna överensstämmer kommer samtliga exorgrindar att anta värdet "0" på utgångarna. Om någon bit förändrat sig kommer motsvarande exorgrind att anta värdet

"1", Exorgrindarnas utgångar är förbundna med en kodtabells CT adressingångar. Kodtabellen omfattar minnespositioner som var och en har en bitbredd av 12 bitar. I varje minnesposition, förutom den första, har en av bitarna kodats "l". binära värdet Övriga bitar till minnespositionerna har kodats till det binära värdet "0". Minnespositionerna i kodtabellen är grupperade enligt samma mönster som den tabell som visats tidigare i texten och adressingångarna motsvarar de i tabellen tidigare nämnda representationsbitarna B1, B2, B4 och B8. Om exempelvis den 10 första checkbiten CO från statusorden STWA och STWB skiljer sig åt kommer detta att resultera i ett binärt värde "1" på den exorgrinds utgång som är förbunden med den minst signifikanta adressingången, dvs Bl="1". Att de första checkbitarna CO från A- respektive B-sidan skiljer sig åt 15 innebär att någon av databitarna DO, D1, D3, D4 eller D6 (databitarna i den första gruppen Bl i tabellen) skiljer sig åt i de bägge statusorden. Antag nu att databitarna D3 är olika i de två statusorden STWA och STWB. Detta kommer att resultera i att checkbitarna CO, Cl och C3 skiljer sig åt 20 och att adressbitarna B1, B2 och B4 kommer att anta det logiska värdet "1" medan adressbit B8 antar det logiska värdet "0". Adressbitarna B8="0", B4,B2,B1="1" kommer tillsammans att peka ut den minnesposition som representeras av det logiska värdet "0111", dvs minnesposition nr. 7 (binart:0111). I minnesposition nr. 7 har alla databitar D0,D1,D2,D4,D5,D6,D7 vardet "0" utom den bit som representerar D3, som har värdet "1". Detta är sedan tidigare inlagt i kodtabellen CT enligt det mönster som visades i tabellen tidigare i texten: DO pekas ut med 30 B1=B2="1", D1 pekas ut med B0=B2="1" och D3 pekas ut med B1=B2=B4="1" Nästa steg är att sammanföra osv. minnesenhetens utgångar med det andra statusordet STWB via exorgrindar. Endast en av exorgrindarna visas i figur 3. Eftersom alla bitar som representerar databitar är "0" utom 35 den bit som representerar D3 som är "1", kommer att nytt

15

20

25

30

dataord att skapas ur STWB, där bit D3 inverterats. Detta nya dataord överensstämmer med det första dataordet STWA och det första dataordet STWA har därmed återskapats i den andra processorn CP-B utan att det första dataordet har behövts överföras.

I figur 2 visas hur det återskapade statusordet STWA genererats ur korrigeringsmodulen KMB i den andra processorn CP-B. Det återskapade första statusordet STWA och det andra statusordet STWB vidarebefordras till komparatorn KB i den andra processorn. I komparatorn KB analyseras de bägge statusorden och direktiv översändes till beslutsenheten DU som vidtar åtgärder för att närmare undersöka vilken eller vilka enheter i processorerna som är falaktiga. Detta sker exempelvis med hjälp av olika diagnostikprogram i utpekade enheter.

I exemplet ovan har dataord med bitbredd 8 använts. För att detektera ett bitfel i ett 8-bitsord behövs 4 checkbitar. För att detektera ett bitfel i ett 64 bitars ord behövs 7 checkbitar och för att detektera ett fel i ett 128 bitars ord behövs 8 checkbitar. För att detektera mer än ett bitfel krävs ett större antal checkbitar. Eur man bygger upp kodtabeller och använder sig av checkbitar i de olika fallen är sedan tidigare väl känt och finns att läsa i "IBM Journal of research and development, Vol. 28, No. 2, pp. 123-230, March 1984".

I figur 4 visas med ett flödesschema, ett förfarande enligt uppfinningen. Förfarandet är avsett att läsas tillsammans med figur 2 och figur 3. Förfarandet går ut på att sammanföra ett statusord från den första processorn CP-A med ett statusord från den andra processorn CP-B. Den första processorn CP-A är den aktiva processorn. Statusorden sammanförs i den andra processorn CP-B, utan att statusordet STWA behöver överföras i sin helhet från den första processorn CP-A till den andra processorn CP-B. Istället

överförs checkbitar som representerar det första statusordet varefter det första statusordet kan återskapas i den andra processorn CP-B. På detta sätt sparas bandbredd vid överföringen. Data har i förväg lagrats i kodtabellen CT enligt givna felkorrigeringsregler. Flödesschemat i figur 4 visar bara de steg i förfarandet som är mest väsentliga för uppfinningen. Förfarandet omfattar följande steg:

- Ett första statusord STWA genereras i samband med en klockcykel i den första centralprocessorn CP-A. Detta steg visas i figur 4 med ett block 101.
 - vid samma klockcykel genereras ett andra statusord STWB i den andra centralprocessorn CP-B. Detta steg visas också i figur 4 med blocket 101.
- Det första statusordet STWA läses in till en checkbitsgenerator CBGA i den första processorn CP-A. Den första checkkoden CCA skapas som paritetsbitar från databitar i utvalda datapositioner i det första statusordet. Detta steg visas i figur 4 med ett block 102.
- Det andra statusordet STWB läses in till en checkbitsgenerator CBGB i den andra processorn CP-B. Den andra checkkoden CCB skapas som paritetsbitar från databitar i utvalda bitpositioner i det andra statusordet. De utvalda bitpositionerna i det andra ordet är de samma som de utvalda positionerna i det första ordet. Även detta steg visas i figur 4 med blocket 102.
 - Den första checkkoden CCA överflyttas från checkbitsgeneratorn CBGA i den första centralprocessorn CP-A till korrigeringsmodulen KMB i den andra centralprocessorn CP-B. Detta steg visas i figur 4 med ett block 103.
 - Den andra checkkoden CCB skrivs in från checkbitsgeneratorn CBGB i den andra centralprocessorn CP-

- B till korrigeringsmodulen KMB i den andra centralprocessorn CP-B.
- Motsvarande bitar i de två checkkoderna CCA och CCB sammanförs via exorgrindarna i korrigeringsmodulen KMB, dvs CO från A-sidan sammanförs med CO från B-sidan, CI från A-sidan sammanförs med Cl från B-sidan osv. Detta steg visas i figur 4 med ett block 104.
 - Utsignaler från exorgrindarnas utgångar sändes till kodtabellens CT adressingångar.
- 10 Innehållet i en utpekad minnesposition i kodtabellen påföres kodtabellens datautgångar. Den bit eller de bitar som skiljer de två statusorden åt, pekas ut med hjälp av innehållet i den utpekade minnespositionen i kodtabellen. Detta steg visas i figur 4 med ett block 105.
- Bitar i det andra statusordet STWB inverteras. Bitarna som inverterats motsvarar de bitpositioner som pekats ut med hjälp av innehållet i minnespositionerna i kodtabellen CT. Det förändrade andra statusordet STWB motsvarar det första statusordet STWA. Detta steg visas i figur 4 med ett block 106.

Uppfinningen är naturligtvis inte begränsad till de ovan beskrivna och på ritningen visade utföringsformerna, utan kan modifieras inom ramen för de bifogade patentkraven. Uppfinningen kan exempelvis utnyttjas i många olika typer av parallella system. De i utföringsexemplet angivna statusordet kan naturligtvis också utgöras av någon annan typ av ord. Exempelvis kan man tänka sig att instruktionskoder utnyttjas som statusord och jämförs i de två systemen.

PATENTKRAV

- Förfarande för övervakning av parallella processer i ett datasystem, vilket datasystem omfattar ett första system (CP-A) och ett andra system (CP-B), vilket förfarande omfattar följande steg:
 - alstring av ett första statusord (STWA) i det första systemet (CP-A) och ett parallellt andra statusord (STWB) i det andra systemet (CP-B);
- alstring i det första systemet (CF-A) av en första
 checkkod (CCA) ur det första statusordet (STWA);
 - alstring i det andra systemet (CP-B) av en andra checkkod (CCB) ur det andra statusordet (STWB); varvid förfarandet är kännetecknat av följande steg:
 - översändande av den första checkkoden (CCA) från det första systemet (CP-A) till det andra systemet (CP-B);
 - återskapande av det första dataordet (STWA) i det andra systemet (CP-B), genom utvärdering av den första checkkoden (CCA), den andra checkkoden (CCB) och det andra dataordet (STWB).

20

25

15

5

- Förfarande enligt patentkrav 1, vilket förfarande omfattar följande ytterligare steg vid utvärderingen:
- utpekande av åtminstone en bit i korresponderande bitpositioner i de två checkkoderna, som skiljer den första checkkoden (CCA) från en andra checkkod (CCB);
 - utpekande med hjälp av den utpekade åtminstone ena biten, av åtminstone en bit i statusorden som skiljer det första dataordet (STWA) från det andra dataordet (STWB).

- Förfarande enligt patentkrav 2, vilket förfarande omfattar följande ytterligare steg:
- Invertering av den utpekade atminstone ena biten i det andra dataordet (STWB).
 - Förfarande enligt patentkrav 3, vilket förfarande omfattar följande ytterligare steg vid utvärderingen:
- sammanförande av bitar i korresponderande 10 bitpositioner i de två checkkoderna (CCA, CCB) över exorgrindar;
 - Översändande av signaler från exorgrindarnas utgångar till en kodtabells adressingångar;
- 15 5. Förfarande enligt patentkrav 4, vilket förfarande omfattar följande ytterligare steg vid utvärderingen:
 - Utpekande av en avvikande bitposition i statusorden med hjälp av en adresserad minnesposition i kodtabellen.
- 20 Sammanförande över exorgrindar av bitar i bitpositioner i dataordet lagrat i den adresserade minnespositionen, med bitar i korresponderande bitpositioner i det andra statusordet (STWB).
- 25 6. Förfarande enligt något av patentkraven 2-5, vilket förfarande omfattar följande ytterligare steg:

- Exekvering av diagnostikprogram i enheter som representeras av de utpekade bitpositionerna i statusorden.
- 5 7. Anordning för att övervaka parallella processer i ett datasystem, vilket datasystem omfattar ett första system (CP-A) och ett andra system (CP-B), vilken anordning omfattar:
- medel för att alstra ett första statusord (STWA) i det
 10 första systemet (CP-A) och ett parallellt andra
 statusord (STWB) i det andra systemet (CP-B);
 - medel för att alstra i det första systemet (CP-A), en första checkkod (CCA) ur det första statusordet (STWA);
- medel för att alstra i det andra systemet (CP-B), en andra checkkod (CCB) ur det andra statusordet (STWB);
 kännetecknad av
 - medel för översändande av den första checkkoden (CCA) från det första systemet (CP-A) till det andra systemet (CP-B);
 - medel för att återskapa det första dataordet (STWA) i det andra systemet (CP-B), genom utvärdering av den första checkkoden (CCA), den andra checkkoden (CCB) och det andra dataordet (STWB).

20

- 8. Anordning enligt patentkrav 7, vilket anordning omfattar:
 - medel för att peka ut åtminstone en bit i korresponderande bitpositioner i de två checkkoderna

som skiljer den första checkkoden (CCA) från en andra checkkod (CCB);

- medel för att peka ut med hjälp av den utpekade åtminstone ena biten, av åtminstone en bit i statusorden som skiljer det första dataordet (STWA) från det andra dataordet (STWB).
- Anordning enligt patentkrav 8, vilken anordning omfattar;
- medel för att invertera den utpekade åtminstone ena biten i det andra dataordet (STWB).
 - 10. Anordning enligt patentkrav 9, vilken anordning omfattar:
- exorgrindar som omfattar ingångar, till vilka bitar i korresponderande bitpositioner i de två checkkoderna (CCA, CCB) sammanförs, vilka exorgrindars utgångar är förbundna med en kodtabells adressingångar.
- 20 11. Anordning enligt patentkrav 10, vilken anordning omfattar:
 - minnespositioner i kodtabellen som pekar ut en avvikande bitposition i statusorden;
- ingångar till exorgrindar, över vilka ingångar bitar i bitpositioner som lagrats i dataordet i den adresserade minnespositionen sammanförs med bitar i korresponderande bitpositioner i det andra statusordet (STWB).

SAMMANDRAG

Föreliggande uppfinning hänför sig till ett förfarande för att övervaka parallella processer i ett datasystem omfattande ett första system CP-A och ett andra system CP-B. 5 Förfarandet omfattar följande steg:

- Alstring av ett första statusord STWA i det första systemet CP-A och ett parallellt andra statusord STWB i det andra systemet CP-B.
- Alstring i det första systemet CP-A av en första checkkod CCA ur det första statusordet STWA
 - Alstring i det andra systemet CP-B av en andra checkkod CCB ur det andra statusordet STWB.
 - Översändande av den första checkkoden CCA från det första systemet CP-A till det andra systemet CP-B.
- Aterskapande av det första dataordet STWA i det andra systemet CP-B, genom utvärdering av den första checkkoden CCA, den andra checkkoden CCB och det andra dataordet STWB.
- 20 Publiceringsfigur: Figur 2

10

COMBINED DECLARATION AND POWER OF ATTORNEY FOR UTILITY PATENT APPLICATION

Attorney's Docket No.

040060-113

As a below-named inventor, I hereby declare that:

My residence, post office address and citizenship are as stated below next to my name;

I BELIEVE I AM THE ORIGINAL, FIRST AND SOLE INVENTOR (if only one name is listed below) OR AN ORIGINAL, FIRST AND JOINT INVENTOR (if more than one name is listed below) OF THE SUBJECT MATTER WHICH IS CLAIMED AND FOR WHICH A PATENT IS SOUGHT ON THE INVENTION ENTITLED:

WHICH IS CLAIMED AND FOR WHICH A PATENT I	S SOUGHT ON THE INVENTION ENTITLED:	
METHOD FÖR ÖVERVAKNING AV PARALLELLA F	PROCESSER TEKNISKT OMRÅDE	
the specification of which		
(check one)		
	was filed on	as
	Application No.	
	and was amended on	;
	(if applicable)	

I HAVE REVIEWED AND UNDERSTAND THE CONTENTS OF THE ABOVE-IDENTIFIED SPECIFICATION, INCLUDING THE CLAIMS, AS AMENDED BY ANY AMENDMENT REFERRED TO ABOVE;

I ACKNOWLEDGE THE DUTY TO DISCLOSE TO THE OFFICE ALL INFORMATION KNOWN TO ME TO BE MATERIAL TO PATENTABILITY AS DEFINED IN TITLE 37, CODE OF FEDERAL REGULATIONS, Sec. 1.56 (as amended effective March 16, 1992);

I do not know and do not believe the said invention was ever known or used in the United States of America before my or our invention thereof, or patented or described in any printed publication in any country before my or our invention thereof or more than one year prior to said application; that said invention was not in public use or on sale in the United States of America more than one year prior to said application; that said invention has not been patented or made the subject of an inventor's certificate issued before the date of said application in any country foreign to the United States of America on any application filed by me or my legal representatives or assigns more than twelve months prior to said application;

I hereby claim foreign priority benefits under Title 35, United States Code Sec. 119 and/or Sec. 365 of any foreign application(s) for patent or inventor's certificate as indicated below and have also identified below any foreign application for patent or inventor's certificate on this invention having a filing date before that of the application(s) on which priority is claimed:

COMBINED I	DECLARATION .	AND POWER	OF	ATTORNEY
------------	---------------	-----------	----	----------

Attorney's Docket No.

040060-113

COUNTRY/INTERNATIONAL	APPLICATION NUMBER	DATE OF FILING (day, month, year)	PRIORITY CLAIMED
Sweden	9902530-6	1 July 1999	YESX NO_
			YES_ NO_

I hereby appoint the following attorneys and agent(s) to prosecute said application and to transact all business in the Patent and Trademark Office connected therewith and to file, prosecute and to transact all business in connection with international applications directed to said invention:

William L. Mathis Robert S. Swecker Platon N. Mandros Benton S. Duffett, Jr. Norman H. Stepno Ronald L. Grudziecki Frederick G. Michaud, Jr. Alan E. Kopecki Regis E. Slutter Samuel C. Miller, III Robert G. Mukai George A. Hovanec, Jr. James A. LaBarre	17,337 19,885 22,124 22,030 22,716 24,970 26,003 25,813 26,999 27,360 28,531 28,223 28,632	R. Danny Huntington Eric H. Weisblatt James W. Peterson Teresa Stanek Rea Robert E. Krebs William C. Rowland T. Gene Dillahunty Patrick C. Keane Bruce J. Boggs, Jr. William H. Benz Peter K. Skiff Richard J. McGrath Matthew L. Schneider	27,903 30,505 26,057 30,427 25,885 30,888 25,423 32,858 32,344 25,952 31,917 29,195 32,814	Gerald F. Swiss Michael J. Ure Charles F. Wieland III Bruce T. Wieder Todd R. Walters Romni S. Jillions Harold R. Brown III Allen R. Baum Steven M. du Bois Brian P. O'Shaughnessy Kenneth B. Leffler Fred W. Hathaway	30,113 33,089 33,096 33,815 34,040 31,979 36,341 36,086 35,023 32,747 36,075 32,236
E. Joseph Gess	28,510	Michael G. Savage	32,596		.111

21839

and:

Address all correspondence to:



21839

Ronald L. Grudziecki

BURNS, DOANE, SWECKER & MATHIS, L.L.P.

P.O. Box 1404

Alexandria, Virginia 22313-1404

Address all telephone calls to: Steven M. du Bois

at (703) 836-6620.

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

The same of the sa	SIGNATURE		DATE
FULL NAME OF SOLE OR FIRST INVENTOR	SIGNATURE		2.1.2
Lars BOHLIN			
RESIDENCE		CITIZENSHIP	
Kasaba Kasa			
Älvsjö, Sweden		Swedish	
POST OFFICE ADDRESS			
POST OFFICE ADDICESS			
Solberga ängsväg 13, SE-125 44 Älvsjö, Sweden			
Solderga aligsvag 15, 3E-125 44 Alvajo, Sweden	SIGNATURE		DATE
FULL NAME OF SECOND JOINT INVENTOR, IF ANY	SIGNATORE		i
		CITIZENSHIP	
RESIDENCE		CITIZENSIII	
POST OFFICE ADDRESS			
1001 011102122			

1/4




Fig. 1





Fig. 2



4/4




Fig. 4